

Digital Systems (Exam)

(TI2720-B)

Friday 25 January 2013 (14:00 - 17:00)

Directions for filling in the answer sheet:

- Fill in the answer sheet using a pencil (eraser allowed) or ballpoint. (ensure high enough contrast when "coloring" the boxes)
- Do not forget your name, student number, and signature.
- Fill in your student number in code also and double check.
- In case an answer is unknown it is better to guess than to leave open.
- Do not fill in the code figures in the lower right corner.
- **Start with answering the "easiest" questions first!!**
- In case you do not understand a question, ask the lecturer present.
- In case of cheating, no grade will be given and you will be reported.

Opgave 1: (Question 1)


Welk van de 4 volgende optellingen van 8 bits two's complement getallen zal een overflow geven? (English: Which of the following additions of 8 bit two's complement numbers will produce an overflow?)

a. 11111111 b. 11111111 c. 11111111 d. 01111111
11000001 + 10001001 + 00000001 + 00000001 +

Opgave 2: (Question 2)

Nevenstaand schema geeft de opbouw van een logische functie met MOS transistoren weer.
Wat is de bij dit schema behorende formule?
(English: The figure (on the right) depicts a logical function built using MOS transistors.
What is its corresponding expression?)

- a. $F = A \cdot B \cdot C + B \cdot C \cdot D$
b. $F = A \cdot B + C \cdot D$
c. $F = A \cdot B \cdot D + A \cdot C \cdot D$
d. $F = A + D + B \cdot C$



Opgave 3: (Question 3)

Met 128 geheugenchips ter grootte van 4Kx4 en een decoder wordt een groter geheugensysteem voor woorden van 32 bits samengesteld. Hoeveel adres-lijnen heeft dit nieuwe systeem?

(English: Using 128 memory chips with a size of 4Kx4 and a decoder, one builds a larger memory system with words of 32 bits. How many address lines does this new system have?)

- a. 12 b. 14 c. 16 d. 19

Opgave 4: (Question 4)

Gegeven de volgende VHDL code: (English: Given the following VHDL code:)

```
entity mux is
  port(
    input : in bit_vector (3 downto 0);
    sel   : in bit_vector (1 downto 0);
    output: out bit);
end mux;

architecture mux_arch of mux is
begin
  with sel select
    output <=  input(0) when "00", input(1) when "01",
                input(2) when "10", input(3) when "11";
end mux_arch;

entity unknown is
  port(
    A, B, C, D: in bit;
    Z1, Z2: out bit);
end unknown;

architecture unknown_arch of unknown is
  ina0, ina1, ina2, ina3: bit;
  ina: bit_vector(3 downto 0);
  inb0, inb1, inb2, inb3: bit;
  inb: bit_vector(3 downto 0);
  sela, selb: bit_vector(1 downto 0);
  -- the component declaration of mux is omitted here
begin
  ina0 <= C and D;
  ina1 <= C or not(D);
  ina2 <= (C and D) or (not(C) and not(D));
  ina3 <= not(C) and not(D);
  -- the lines with assignments to inbx are omitted
  ina <= ina3 & ina2 & ina1 & ina0;
  inb <= inb3 & inb2 & inb1 & inb0;
  sela <= B & A;
  selb <= D & B;
M0:  mux port map (input => ina, sel => sela, output => Z1);
M1:  mux port map (input => inb, sel => selb, output => Z2);
end unknown_arch;
```

In bovenstaande VHDL code wordt gebruik gemaakt van twee multiplexers (M0 en M1) om twee logische functies te implementeren. Het doel is dat beide multiplexers dezelfde functie implementeren, maar de signal assignments die nodig zijn voor de input-poorten van multiplexer M1 zijn nog niet gegeven. Welke signal assignment moet voor inb1 worden opgesteld om het eerdergenoemde doel te bereiken?

(English: In the given VHDL code, two multiplexors (M0 and M1) are used to implement two logical functions. The goal is to have both multiplexors produce the same output, but the needed signal assignments for the input-ports of multiplexor M1 are not yet given. Which signal assignment is needed for inb1 in order to achieve the earlier mentioned goal?)

- | | |
|--------------------------|--------------------|
| a. inb1 <= C; | b. inb1 <= not(C); |
| c. inb1 <= not(A) and C; | d. inb1 <= A; |

Opgave 5: (Question 5)



Op een as van een windwijzer is een elektrisch geleidend codeschijfje bevestigd. Als de windrichting verandert zal dit schijfje dus draaien en de contactpunten veranderen. Als een geleidende sleepveer op het witte, geleidende deel van het schijfje rust, zal er een logische "0" worden geproduceerd, maar als de veer op het isolerende zwarte deel rust, zal er een logische "1" worden afgegeven. Op deze manier worden 3 signalen P, Q en R op de 3 contactpunten op de codeschijfje gegenereerd.

8 windrichtingen aangeeft, moet worden zichtbaar gemaakt met behulp van de lampjes N(oord), O(ost), Z(uid) en W(est). Met behulp van een code-omzetter worden uit de signalen P, Q en R de stuursignalen voor de 4 lampjes gemaakt (aan = 1 en gedoofd = 0).


(English: An electrically conducting coded plate is attached to the axis of a wind-indicator. As the wind changes direction, the plate will rotate resulting in a change in how the plate is connected to the "pins". When contact is made with the white (conducting) part of the plate, a logical "0" will be produced, but when contact is made with a black (non-conducting) part of the plate, a logical "1" is being produced. In this way, the 3 signals P, Q, and R are generated. The rotation of the plate represents 8 different wind directions and these must be made visible using 4 lights N (=north), O (=east), Z (=south), and W (=west). Using a code converter, the signals P, Q, and R must be converted into control signals for the 4 lights (on = 1 and off = 0).)

Welk van onderstaande schakelingen is verantwoordelijk voor het aansturen van het lampje O ?

(English: Which of the following circuits represent the correct control for the light O?)



Opgave 6: (Question 6)



Bovenstaand schema is de schakeling van een FSM met ingangssignaal *in* en toestanden S₀, S₁, S₂ ... S₇. De toestanden komen op de volgende manier overeen met de waarden van Q₂ Q₁ Q₀: S₀=000, S₁=001, S₂=010, S₃=011, S₄=100, S₅=101, S₆=110 en S₇=111. De counter heeft 3 modi, nl. COUNT (CNT=1 en LD=0), LOAD (LD=1) en "onthouden" (CNT=0 en LD=0). Bij I₂ I₁ I₀ wordt de te laden toestand ingevoerd. Wat zijn mogelijke opvolgende toestanden voor S₅?

English: The diagram above depicts a circuit implementing an FSM with input signal *in* and states $S_0, S_1, S_2, \dots, S_7$. The states correspond to the following values of $Q_2\ Q_1\ Q_0$: $S_0=000, S_1=001, S_2=010, S_3=011, S_4=100, S_5=101, S_6=110$, and $S_7=111$. The counter has three modes, namely *COUNT* ($CNT=1$ and $LD=0$), *LOAD* ($LD=1$) en "remember" ($CNT=0$ en $LD=0$). Using $I_2\ I_1\ I_0$ new states can be loaded. What are the possible subsequent states of S_5 ?)

- a. S6 en/and S7
 - b. S0 en/and S1
 - c. S6, S0 en/and S1
 - d. S5, S6 en/and S7

Opgave 7: (Question 7)


Een drietal willekeurige signalen x, y en z zijn via TRI-state buffers met een buslijn verbonden, zoals hier getekend. Er zijn 2 stuur-functies gegeven, nl.:

(English: Three random signals x, y, and z are connected to a bus-line via TRI-state buffers (see figure). Two drivers are given, namely:)

$$F1 = B + D \quad \text{en} \quad F2 = A' \cdot C' + D'$$

Welke stuurfunctie F3 kan worden gebruikt zodat de schakeling correct kan werken? (English: Which driver function can be used for F3 to ensure correct operation?)


- a. A + B' + C b. A + B + D'
 c. A' + C' + D d. A' + B + D



Opgave 8: (Question 8)

Gegeven is een synchrone sequentiële schakeling zoals hieronder is aangegeven. De schakeling bestaat uit een D-flip-flop K, een parallelle load-register L van 3 secties, een schuifregister M van 4 secties en een carry-ripple adder bestaande uit 3 "full-adder"s.

(English: The figure below depicts a sequential circuit. The circuit comprises a D-flipflop K, a parallel load-register L of 3 sections, a shift-register M of 4 sections, and a carry-ripple adder consisting of 3 "full-adder"s.)



Voor de startinhouden geldt: $K = 0$, $L = 0\ 1\ 0$, en $M = 0\ 1\ 0\ 1$. Wat is na 3 klokpulsen de inhoud van register L? (English: The initial contents are: $K = 0$, $L = 0\ 1\ 0$, en $M = 0\ 1\ 0\ 1$. What is the content of register L after 3 clock cycles?)

- a. 0 0 0 b. 0 1 1 c. 1 1 1 d. 1 0 1

Opgave 9: (Question 9)

Als toestandstabel is gegeven: (English: Given the following state diagram:)

PS	$x=0$	$x=1$
A	A,0	B,0
B	C,0	D,0
C	A,0	A,1
D	F,0	G,1
E	H,0	D,0
F	A,0	A,0
G	F,0	G,0
H	A,0	A,0

Hierin is x een input en z een output $x, z \in \{0,1\}$.

Welk paar toestanden is wel 2-equivalent, maar niet 3-equivalent?

(English: Here, x is an input and z an output $x, z \in \{0,1\}$.

Which pair of states is indeed 2-equivalent, but not 3-equivalent?)

- a. A en H
b. C en D
c. C en H
d. G en H


NS, z

Opgave 10: (Question 10)

De ingangen van nevenstaande priority encoder worden als volgt aangesloten:

(English: The inputs of the given priority encoder are connected as follows:)

$$\begin{aligned}x_0 &= t_0 \\x_1 &= t_1 \\x_2 &= t_2 \\x_3 &= t_0 \cdot t_1 \\x_4 &= t_0 \cdot t_2 \\x_5 &= t_1 \cdot t_2 \\x_6 &= t_0 \cdot t_1 \cdot t_2 \\x_7 &= 0\end{aligned}$$



Hierin komen de signalen t_i van een Gray code teller met t_0 als laagstwaardige bit en t_2 als hoogstwaardige. Als de Gray code teller de standen 0 tot 7 doorloopt, welke reeks getallen zien we dan bij de output Y (= $y_2 y_1 y_0$)? (English: The signals t_i are coming from a Gray code counter with t_0 as the least significant bit and t_2 as the most significant one. When the Gray code counter counts from 0 through 7, what series of numbers will become visible at output Y (= $y_2 y_1 y_0$)?)

- a. 0 0 1 3 2 4 5 6 b. 0 0 1 2 3 4 5 6
c. 0 0 3 1 5 6 4 2 d. 0 0 3 2 1 6 4 2

Opgave 11: (Question 11)

Een schakeling wordt ontworpen voor de toestandstabel in [opgave 9](#). De toestanden worden beschreven met drie D-flip-flops P, Q en R volgens de volgende codering:

(English: A circuit is being designed for the state transition table in [question 9](#). The states are being represented using three D-flipflops P, Q, and R according to the following coding:)

$$\begin{aligned}A=000 & C=010 & E=100 & G=110 \\B=001 & D=011 & F=101 & H=111\end{aligned}$$

De flipflop P wordt aangestuurd met:

(English: Flipflop P will be driven as follows:)


- a. $P' \cdot Q \cdot R + P \cdot Q \cdot R' + P \cdot R' \cdot x'$
b. $P \cdot Q' \cdot R' + P \cdot Q \cdot R' + P \cdot R' \cdot x'$
c. $P \cdot Q' \cdot R' + P' \cdot Q' \cdot R + P \cdot R' \cdot x + P' \cdot R \cdot x$
d. $P \cdot Q' \cdot R' + P' \cdot Q' \cdot x + P \cdot R' \cdot x' + P \cdot Q \cdot R \cdot x'$

Opgave 12: (Question 12)

In een schakeling met 3 D-flip-flops A, B en C wordt de D-ingang van flip-flop B bestuurd door een signaal met formule $(A + B' \cdot C')$. Als deze D-flipflop door een J-K flip-flop wordt vervangen, wat zijn dan de formules voor de J- en voor de K-ingang van deze flip-flop B? (English: In a circuit with 3 D-flipflops A, B, and C, the D-input of flipflop B is driven by a signal with the expression $(A + B' \cdot C')$. If this D-flipflop is replaced by a J-K flipflop, what will be the expressions for the J- and K-inputs of this flipflop B?)

	J	K
a.	$A + C'$	A'
b.	$A + C'$	A
c.	$A' \cdot C$	A'
d.	$A' \cdot C$	A

Opgave 13: (Question 13)



added values are represented by x_3, x_2, x_1, x_0 en y_3, y_2, y_1, y_0 and are encoded using the BCD code. Additionally, the sum s_3, s_2, s_1, s_0 is also encoded according to the BCD code. The incoming carry cin has a weight of 1, while the outgoing carry $cuit$ has a weight of 10 - as this is usual for a decimal system. In order to obtain the correct answer after the addition, the answer need to be corrected using k_3, k_2, k_1, k_0 . What are the expressions for k_3, k_2, k_1, k_0 ?)

- | | | | | |
|----|--------|-------------------------------|-------------------------------|-------|
| a. | $cu,$ | $cu + v_3 \cdot v_0,$ | $cu + v_3 \cdot v_0,$ | cu |
| b. | $0,$ | $v_3 \cdot (v_2 + v_1),$ | $v_3 \cdot (v_2 + v_1),$ | 0 |
| c. | $v_0,$ | $cu + v_3 \cdot v_0,$ | $cu + v_3 \cdot v_0,$ | v_0 |
| d. | $0,$ | $cu + v_3 \cdot (v_2 + v_1),$ | $cu + v_3 \cdot (v_2 + v_1),$ | 0 |

Opgave 14: (Question 14)

In VHDL worden naast signalen ook variabelen gebruikt. Welke van de volgende 4 beweringen is juist? (English: In VHDL, variables are being used next to signals. Which of the following 4 statements are correct?)

- In een process body mogen alleen signalen worden gebruikt. (English: In a process body, only signals can be used.)
- Variabelen komen alleen voor in functies en procedures. (English: Variables only occur in functions and procedures.)
- Toekenning van een nieuwe waarde aan een variabele gebeurt pas een delta delay later. (English: Variables are assigned a new value after a delta delay.)
- Geen van de bovenstaande beweringen is juist. (English: None of the statements above is correct.)

Opgave 15: (Question 15)

Schrijf de functie $((x_0 + x_1) \oplus (x_2 + x_3)) + x_0 \oplus x_1$ in de Maxterm notatie $f(x_3, x_2, x_1, x_0) = \prod M(\dots)$. (English: Write the function $((x_0 + x_1) \oplus (x_2 + x_3)) + x_0 \oplus x_1$ using the Maxterm notation $f(x_3, x_2, x_1, x_0) = \prod M(\dots)$)

- a. $\prod M(0, 15)$ b. $\prod M(0, 3, 4, 8)$ c. $\prod M(0, 7, 11, 15)$ d. $\prod M(0, 1, 2, 4, 8, 12)$

Nevenstaand schema geeft een optelsectie in het 10-tallig stelsel aan. De 2 op te tellen cijfers zijn hier aangegeven door x_3, x_2, x_1, x_0 en y_3, y_2, y_1, y_0 en gecodeerd in de BCD code. Ook de som s_3, s_2, s_1, s_0 is volgens de BCD code gecodeerd. De ingaande carry cin heeft gewicht 1, terwijl de uitgaande carry $cuit$ gewicht 10 heeft zoals dat in het 10-tallig stelsel gebruikelijk is. Om na de optelling het goede antwoord te krijgen moet gecorrigeerd worden met k_3, k_2, k_1, k_0 . Wat moet voor k_3, k_2, k_1, k_0 gelden ? (English: The depicted circuit depicts an adder section for the decimal number system. The 2 to-be-added values are represented by x_3, x_2, x_1, x_0 and y_3, y_2, y_1, y_0 and are encoded using the BCD code. Additionally, the sum s_3, s_2, s_1, s_0 is also encoded according to the BCD code. The incoming carry cin has a weight of 1, while the outgoing carry $cuit$ has a weight of 10 - as this is usual for a decimal system. In order to obtain the correct answer after the addition, the answer need to be corrected using k_3, k_2, k_1, k_0 . What are the expressions for k_3, k_2, k_1, k_0 ?)

Opgave 16: (Question 16)

Gegeven de volgende VHDL code: (English: Given the following VHDL code:)

```

FF: process (clock) -- clock represent a clock-signal
begin
    if (clock'event and clock='1') then
        output <= not(input);
    end if;
end process;
-- 'output' is the output port, 'input' is the input port

```

Welke functionaliteit representeert de gegeven code? (English: What functionality is represented by the given code?)

- a. JK-flipflop
- b. T-flipflop
- c. Invertor
- d. Geen van bovenstaand. (English: None of the above.)

Opgave 17: (Question 17)

Gegeven is de expressie $E(x_3, x_2, x_1, x_0) = \sum m(2, 4, 6, 8, 9, 10, 12, 13, 14)$. Hoeveel priemimplicanten (PI), en hoeveel essentiële priemimplicanten (EPI) zijn er in deze functie te vinden? (English: Given the expression: $E(x_3, x_2, x_1, x_0) = \sum m(2, 4, 6, 8, 9, 10, 12, 13, 14)$. How many prime implicants (PI), and how many essential prime implicants (EPI) can be found in this function?)


- | | |
|--------------------------|--------------------------|
| a. 3 PI's en/and 2 EPI's | b. 3 PI's en/and 3 EPI's |
| c. 4 PI's en/and 3 EPI's | d. 4 PI's en/and 4 EPI's |

Opgave 18: (Question 18)

De functie $F = (A \oplus B) + (A \oplus C)$ kan ook geschreven worden als: (English: The function $F = (A \oplus B) + (A \oplus C)$ can also be written as:)

- | | |
|-------------------------|-------------------------------|
| a. $A \oplus B.C$ | b. $(A + B) \oplus (A + C)$ |
| c. $A.B' + B.C' + A.C'$ | d. $(A + B + C) \oplus A.B.C$ |

Opgave 19: (Question 19)



Nevenstaand schema is opgebouwd uit een schuifregister en enkele poorten. Als het schuifregister start in stand 1010, na hoeveel klok pulsen zullen zich weer tegelijkertijd twee énen in het schuifregister bevinden?

(English: The circuit on the left depicts a shift register and several gates. Assuming that the shift register starts in state 1010, after how many clock cycles will there be again two one's in the shift register?)

- a. 1
- b. 2
- c. 3
- d. 4

Opgave 20: (Question 20)

Het binair geschreven getal 11000100_2 ziet er in het drietallig stelsel als volgt uit: (English: The binary number 11000100_2 will be represented in the tertiary number system as:)

- a. 20211_3
- b. 21021_3
- c. 21111_3
- d. 22002_3